Ein praxisnahes Werk für Halbleiteringenieure, das innovative Techniken zur Steigerung von Yield und Zuverlässigkeit in Nanometer-CMOS‑Digitalschaltungen vorstellt – inklusive statistischer Designansätze, Soft‑Error‑Simulationen, adaptivem Body‑Bias und negativen Kapazitätskreisen.