Dieses Buch beleuchtet neuartige Ansätze zur Verwaltung von Cache‑Kohärenz in vielen Kernprozessoren, fokussiert auf Skalierbarkeit und Energieeffizienz, und liefert praxisnahe Modelle für zukünftige Chip‑Architekturen.