Ein praxisorientiertes Werk, das Ingenieure anleitet, VLSI‑Architekturen unter Einsatz von Optimierungsalgorithmen so zu gestalten, dass Flächenbedarf gesenkt, Durchsatz gesteigert und die Testbarkeit systematisch verbessert wird.