Transport sous contrainte me?canique pour la microélectronique CMOS: Modélisation pour les transistors sub-65nm | Kaicus Deutschland