Formal Semantics and Proof Techniques for Optimizing VHDL Models

Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey

13.65 EUR

ISBN: 0792383753

Sponsorisé Ce site contient des liens d'affiliation pour lesquels nous pouvons recevoir une compensation. Plus d'informations

13.65 EUR 13.65 EUR

23-04-2026 10:48:27