Single Event Upsets in Sub-65nm CMOS technologies | Kaicus Deutschland

Single Event Upsets in Sub-65nm CMOS technologies

68.00 EUR

Erforscht, wie Teilchenimpulse CMOS-Chips unter 65 nm stören, indem es Monte‑Carlo-Simulationen mit experimentellen Daten kombiniert und die zugrunde liegenden physikalischen Prozesse anschaulich darstellt.

Marke: Slawosz Uznanski
ISBN: 3846595519
Gesponsert  Diese Website enthält Affiliate-Links, für die wir möglicherweise eine Vergütung erhalten. Weitere Informationen